Il seguente articolo teorico fa parte di un progetto didattico , nato in modo informale da circa un anno presso l’ Istituto Superiore Serale “G.Giorgi- Fermi” (Treviso), impegnato nella modellazione ed implementazione su singolo chip FPGA di reti neurali. Il nostro intento è di rendere questo progetto ufficiale e, di
